2020年的最后一天，AMD向美国专利商标局①提交了一项新专利，勾勒了未来的GPU小芯片设◤计。

chiplet小芯片，AMD已经玩儿得很溜

AMD首先指出，传统的多GPU设计※存在诸多问题(包括AMD自己的CrossFire)，比如GPU编程模型不适合多路GPU，很难在多个GPU之间并行分配负载，多重GPU之间缓存内容同步极为复杂，等等。

AMD的思路◤是利用“高带宽被动交联”(high bandwidth passive crosslink)来解决□这些障碍，将第一个GPU小芯片与CPU处理器直接耦合在一起(communicably coupled)，而其他GPU小芯片都通过被动交联与第一个①GPU小芯片耦合，而所有的GPU小芯片都放置在同一个中介层◣(interposer)之上。

这样一来，整个GPU阵列就被视为单独一个SoC，然后划分成不同功↑能的子芯片。

传统的GPU设计中，每个GPU都有自己的末级缓存，但为了避『免同步难题，AMD也重新设计了缓存体系，每个GPU依然有自己的末级缓存，但是这些缓存和物理资源耦合☆在一起，因此所有缓存在所有GPU之间依然是统一ㄨ的、一致性的。

听起来很♀难懂对吧？确实如此，毕竟一般在专利文件中，厂商往√往都会故意隐藏具体设计细节，甚至可能ぷ存在一些故意使之难以理解、甚至】误导的描述。

AMD没有透∩露是否正在实际进行GPU小芯→片设计，但早先就有传闻称，下一代的RNA3架构就会引入多芯片，这份专利正提供了进一步佐证。

可以预料，RDNA3架构如果真的上小芯片设计，核心规模必然会急剧膨胀，一两□　万个流处理器都是小意思。

AMD也不是唯一有此想法的人。Intel Xe HP、Xe HPC高性能架构就将采取基于Tile区块的设▲计，今年晚些时候问世，直奔高性能计算、数据中心〓而去。

NVIDIA据说会在Hopper(霍珀)架构上采用MCM多芯封装设计，而在那之前还有一代“Ada Lovelace”(阿达·洛夫莱斯)，有望上5nm工艺，并堆到多达18432个流处理器。